3D-NAND: Western Digital kann sogar schon 96 Layer stapeln

Bei gestapelten Flash-Architekturen entwickelt sich gerade ein Wettrennen um die höchsten Layer-Türmchen. Während die meisten Hersteller gerade von 48 auf 64 Layer wechseln, stellte Western Digital jetzt seine ersten Chips mit 96 Speicherschichten vor. Die neuen BiCS4-Chips wurden zusammen mit dem Joint Venture-Partner Toshiba entwickelt. Zwischen den beiden Unternehmen ist das Tischtuch allerdings zerschnitten, wobei aktuell noch nicht bekannt ist, welche Auswirkungen dies auf die weitere Arbeit an besseren Chips haben wird. Wenn aber schon Mitarbeiter des einen Unternehmens vom anderen Partner nicht mehr ins Werk gelassen werden, sind praktische Folgen kaum mehr auszuschließen.

Zumindest soll die Produktion der neuen Chips aber planmäßig anlaufen. Da die Entwicklung jetzt abgeschlossen ist, geht man davon aus, im Laufe des zweiten Halbjahres dann die Samples an Kunden verschicken zu können. Anfang 2018 soll dann die Massenproduktion anlaufen, teilte Western Digital mit.

1 Terabit in Sicht

"BiCS4 wird in Architekturen von 3-bits-per-cell und 4-bits-per-cell erhältlich sein", erklärte Siva Sivaram, der für die Flash-Produktion bei dem Unternehmen zuständig ist. Anfangs werde man die Chips demnach mit Kapazitäten von 256 Gigabit anbieten. Relativ zügig will man dann aber aufstocken und auf bis zu 1 Terabit pro Chip kommen.

Durch die höheren Speicherdichten der Stapelspeicher sollen insbesondere die kompakten Mobilgeräte schnell mit höheren Kapazitäten ausgestattet werden können. Im Inneren der Chips werden mehrere Flash-Layer übereinandergelegt und über Durchbrüche in den Silizium-Strukturen miteinander verbunden. So soll auch die Performance von Schaltungen deutlich steigen. Entsprechend ist es kaum verwunderlich, dass sich 3D-NAND extrem schnell durchgesetzt hat und schon längst den größten Teil aller produzierten NAND-Bauteile ausmacht.

Download CrystalDiskMark Portable - Benchmark für Festplatten und SSDs