Japaner haben faszinierende neue Stapeltechnik für Chips vorgestellt

Prozessoren stapeln wie Bauklötze - die Idee ist alt, die Umsetzung aber hochkomplex. Ein Team aus Japan hat nun eine Methode entwickelt, um Chips auf ganz neue Art übereinanderzulegen - für schnellere Geräte mit weniger Stromverbrauch.

Viele clevere Ideen schlau kombiniert

Die Idee, Chips nicht nebeneinander, sondern übereinanderzustapeln, ist nicht neu. Seit Jahren arbeiten Entwickler an 2.5D- und 3D-Packaging-Techniken, um Recheneinheiten näher an den Speicher zu rücken. Das Ziel: höhere Bandbreite, kürzere Wege, geringerer Energieverbrauch. Ansätze wie Chip-on-Wafer, Through-Silicon Vias (TSVs) und lötfreies Hybrid Bonding sind dafür bekannt - doch bislang wurden sie selten als durchgängiges System kombiniert.

Ein Forschungsteam vom Institute of Science Tokyo hat nun mit BBCube einen durchgängig abgestimmten 3D-Chipstapel vorgestellt. Der Name steht für Bumpless Build Cube - eine Architektur, bei der Recheneinheiten direkt über DRAM-Blöcken gestapelt werden, ganz ohne klassische Lötverbindungen. Stattdessen kommen ein präzises Klebeverfahren, neue Verbindungsmaterialien und eine feingliedrige Stromverteilung zum Einsatz.


Im Zentrum steht ein neu entwickelter Chip-on-Wafer-Prozess, bei dem die Recheneinheiten kopfüber auf einen 300-mm-Wafer montiert werden - in der Fachsprache als "face-down COW" bekannt. Dabei wird per Tintenstrahltechnik ein exakt platzierter Klebefilm aufgetragen. Mehr als 30.000 Chips unterschiedlichster Größe lassen sich so mit nur 10 μm Abstand und in unter 10 Millisekunden pro Einheit befestigen - eng, schnell und laut Projektleiter Norio Chujo "ohne Verluste".

Für die nötige thermische Stabilität entwickelten die Forscher das neue Klebematerial DPAS300, ein Hybrid aus organischen und anorganischen Bestandteilen. Es bleibt auch bei mehrlagigem Wafer-on-Wafer-Stapeln formstabil - ein kritischer Punkt für ultradünne Halbleiterschichten, bei denen konventionelle Materialien an ihre Grenzen stoßen. Leistungsdaten im Vergleich zu konventionellen 2D-Packaging-Ansätzen:
Ein zweiter Schwerpunkt des Projekts liegt in der Stromversorgung: BBCube nutzt eine sogenannte Power Distribution Highway-Struktur. Eingelassene Kondensatoren zwischen Recheneinheit und Speicher, zusätzliche Verbindungsschichten (Redistribution Layers) auf dem Trägerwafer und vertikale Durchkontaktierungen (TSVs) in den sogenannten Scribe Lines sorgen für stabile Energiezufuhr. Das senkt laut Team den Energiebedarf für Datenübertragungen auf ein Fünftel bis Zwanzigstel konventioneller Systeme - bei deutlich reduzierten Störspannungen unter 50 Millivolt.

Spannender Ansatz

Vorgestellt wurde BBCube auf der IEEE 75th Electronic Components and Technology Conference (ECTC / PDF) Ende Mai 2025. Auch wenn einzelne Elemente wie Hybrid Bonding, TSVs oder DRAM-nahe Recheneinheiten bereits existieren, stellt die BBCube-Plattform eine seltene Verbindung aus Geschwindigkeit, Präzision und Materialentwicklung dar.

BBCube ist damit kein radikaler Bruch mit bestehenden Verfahren - aber ein außergewöhnlich gut abgestimmter Systemansatz. Die Kombination aus COW-Prozess, DPAS300-Material und optimierter Stromversorgung hebt sich deutlich vom aktuellen Stand der Technik ab. Entscheidend wird nun sein, ob sich dieses Verfahren auch wirtschaftlich in der Serienfertigung umsetzen lässt.


Siehe auch: