MIT zeigt neuartige Stapeltechnik für sehr viel effizientere Chips

An der renommierten Technologie-Universität MIT ist ein neues Her­stel­lungs­verfahren entwickelt worden, dass die Fertigung sehr viel effizienterer Chips ermöglichen soll. Dies könnte die Elektronik­pro­duk­tion in den kommenden Jahren deutlich verändern.

Rechen- und Speichereinheit rücken zusammen

In herkömmlichen Halbleitern sind Rechen- und Speichereinheiten räumlich voneinander getrennt. Daten müssen wiederholt zwischen Transistoren und Speicherzellen hin- und herwandern, was Zeit kostet und vor allem viel Energie verbraucht. Die neue Plattform des MIT räumt mit diesem Prinzip auf: Transistoren und Speicherbausteine werden in einem kompakten vertikalen Stapel vereint. Dadurch verkürzen sich die Übertragungswege erheblich, und ein Großteil der bisher verlorenen Energie kann eingespart werden.

Herzstück des Verfahrens ist ein neu entwickeltes Material, amorphes Indiumoxid, das sich bei vergleichsweise niedrigen Temperaturen präzise auf der Rückseite eines bestehenden Chips aufbringen lässt. Dieser sogenannte Back-End-Ansatz löst ein zentrales Problem der Branche: Die bislang erforderlichen hohen Fertigungstemperaturen hätten die darunterliegenden Transistoren beschädigt. Mit der Indiumoxid-Schicht, die gerade einmal zwei Nanometer misst, lassen sich winzige, besonders schnelle und energiearme Transistoren fertigen.


Darauf aufbauend konnten die Forschenden zusätzlich winzige Speichertransistoren mit einem Durchmesser von etwa 20 Nanometern herstellen. Eine Schicht aus ferroelektrischem Hafnium-Zirkonium-Oxid fungiert hierbei als Speichermedium. Die Bauelemente schalten innerhalb von nur zehn Nanosekunden und benötigen deutlich geringere Spannungen als vergleichbare Komponenten.

Kooperation mit Samsung

Die Ergebnisse wurden jetzt auf dem IEEE International Electron Devices Meeting vorgestellt. An den Arbeiten beteiligt sind neben dem MIT auch Forschende der University of Waterloo sowie Experten von Samsung Electronics. Gemeinsam entwickelten sie unter anderem ein Modell, um die Leistungsfähigkeit der neuen Transistoren besser beurteilen und künftig in komplexere Schaltungen integrieren zu können.

Langfristig wollen die Entwickler komplette Back-End-Speicherarchitekturen auf einem einzigen Chip vereinen und die Materialeigenschaften weiter verfeinern. Ziel ist es, energieeffiziente Elektronik bereitzustellen, die den wachsenden Anforderungen von KI-Systemen, Deep-Learning-Anwendungen und bildverarbeitenden Verfahren gewachsen ist.


Siehe auch: