"Tau Scaling Law" gezeigt:
Huaweis Alternative zum Mooreschen Gesetz
Trotz strenger Handelssanktionen plant der chinesische Technologiekonzern Huawei den Anschluss an die Weltspitze der Chipfertigung. Ein völlig neues Design-Prinzip soll physikalische Grenzen umgehen und die Leistung deutlich steigern.
Um dies zu erreichen, verabschiedet sich das Unternehmen von der klassischen geometrischen Skalierung, bekannt durch das Mooresche Gesetz. Stattdessen setzt es auf zeitliche Skalierung. Dabei sollen Signalverzögerungen innerhalb von Prozessoren reduziert werden, anstatt Bauteile weiter zu verkleinern.
Wie Huawei mitteilte, trägt das Konzept den Namen Tau Scaling Law. Halbleiter-Chefin He Tingbo stellte den Ansatz auf einer Fachkonferenz in Shanghai vor. Intern wird er auch "Hers Law" genannt.
Hersteller wie TSMC oder Intel setzen auf immer feinere Belichtungsverfahren, um mehr Transistoren auf gleicher Fläche unterzubringen. Da dieser Weg für chinesische Firmen eingeschränkt ist, rücken architektonische Ansätze und neue Materialien in den Fokus.
Ob die Methode ausreicht, den Rückstand zu verringern, bleibt offen. Unabhängige Leistungsdaten liegen bislang nicht vor.
Was meint ihr zu dem Ansatz in der Chipfertigung? Teilt eure technischen Einschätzungen gerne in den Kommentaren mit uns.
Siehe auch:
Neuer Weg für Halbleiter
Huawei will bis 2031 neue High-End-Chips entwickeln. Die angestrebte Transistordichte soll einem 1,4-Nanometer-Verfahren entsprechen. Das Vorhaben erfolgt trotz anhaltender US-Sanktionen, die den Zugang zu modernen Fertigungsanlagen erschweren. Ziel ist es, den Abstand zu internationalen Marktführern zu verringern.Um dies zu erreichen, verabschiedet sich das Unternehmen von der klassischen geometrischen Skalierung, bekannt durch das Mooresche Gesetz. Stattdessen setzt es auf zeitliche Skalierung. Dabei sollen Signalverzögerungen innerhalb von Prozessoren reduziert werden, anstatt Bauteile weiter zu verkleinern.
Wie Huawei mitteilte, trägt das Konzept den Namen Tau Scaling Law. Halbleiter-Chefin He Tingbo stellte den Ansatz auf einer Fachkonferenz in Shanghai vor. Intern wird er auch "Hers Law" genannt.
Architektur für Kirin-Prozessoren
Kern der Strategie ist die sogenannte LogicFolding-Architektur. Sie soll physische Grenzen herkömmlicher Schaltkreise überwinden und die Effizienz steigern:- Reduzierung "parasitärer" Kapazitäten
- Verkürzung kritischer Leitungswege
- Verbesserte Parallelisierung durch angepasste Software
- Neue Verbindungsprotokolle zur Senkung der Systemlatenz
Bereits 381 Chips nach neuem Prinzip entwickelt
Erste mobile Kirin-Chips auf Basis des neuen Designs sollen im Herbst 2026 erscheinen. Das Unternehmen erwartet eine deutliche Leistungssteigerung. Nach eigenen Angaben wurden in den vergangenen sechs Jahren 381 Chips nach diesem Prinzip entwickelt und in Serie gefertigt.Wir sind davon überzeugt, dass Offenheit und Zusammenarbeit entscheidend sind, um den Fortschritt in der Halbleiterindustrie voranzutreiben. Kein einzelnes Unternehmen kann auf dem Weg der Halbleiterentwicklung alle Antworten im Alleingang finden. Mit dem τ-Skalierungsgesetz freuen wir uns darauf, eng mit Wissenschaftlern, Ingenieuren und Industriepartnern auf der ganzen Welt zusammenzuarbeiten, um die nachhaltige Entwicklung der Halbleiter- und Elektronikindustrie voranzutreiben.Die Technologie wird in Smartphones und Rechenzentren für künstliche Intelligenz eingesetzt. Sie hat damit das Forschungsstadium verlassen und wird bereits praktisch angewendet.
Fehlende EUV-Lithografie
Der Ansatz gilt als Reaktion auf fehlende Fertigungstechnik. Für Chips unterhalb von fünf Nanometern sind EUV-Lithografiesysteme des niederländischen Herstellers ASML entscheidend. Aufgrund westlicher Exportbeschränkungen stehen sie in China nicht zur Verfügung.Hersteller wie TSMC oder Intel setzen auf immer feinere Belichtungsverfahren, um mehr Transistoren auf gleicher Fläche unterzubringen. Da dieser Weg für chinesische Firmen eingeschränkt ist, rücken architektonische Ansätze und neue Materialien in den Fokus.
Ob die Methode ausreicht, den Rückstand zu verringern, bleibt offen. Unabhängige Leistungsdaten liegen bislang nicht vor.
Was meint ihr zu dem Ansatz in der Chipfertigung? Teilt eure technischen Einschätzungen gerne in den Kommentaren mit uns.
Was ist das Tau Scaling Law?
Das von Huawei vorgestellte Tau Scaling Law ist ein neues Konzept für das Chipdesign. Anstatt Transistoren physisch immer weiter zu verkleinern, konzentriert sich dieser Ansatz auf die sogenannte Zeit-Skalierung. Ziel ist es, die Signalverzögerung innerhalb des Chips drastisch zu reduzieren.
Laut Huawei-Managerin He Tingbo soll dieser Paradigmenwechsel die physischen Grenzen bisheriger Fertigungen überwinden. Durch optimierte Datenübertragungsgeschwindigkeiten ließe sich die Leistung steigern, ohne zwingend auf die allerneuesten Fertigungsmaschinen angewiesen zu sein.
Laut Huawei-Managerin He Tingbo soll dieser Paradigmenwechsel die physischen Grenzen bisheriger Fertigungen überwinden. Durch optimierte Datenübertragungsgeschwindigkeiten ließe sich die Leistung steigern, ohne zwingend auf die allerneuesten Fertigungsmaschinen angewiesen zu sein.
Was bringt die LogicFolding-Technik?
LogicFolding ist die praktische Umsetzung des Tau Scaling Laws auf Schaltungsebene. Die Architektur bricht traditionelle Layout-Grenzen auf, um die internen Leitungswege erheblich zu verkürzen. Dadurch sinken Widerstand und kapazitive Last bei der Signalübertragung.
Für den Anwender bedeutet dies potenziell schnellere und effizientere Prozessoren. Angeblich lassen sich so mehr Transistoren auf engem Raum unterbringen und die Systemleistung spürbar erhöhen, was besonders bei rechenintensiven Aufgaben wie KI-Anwendungen von Vorteil wäre.
Für den Anwender bedeutet dies potenziell schnellere und effizientere Prozessoren. Angeblich lassen sich so mehr Transistoren auf engem Raum unterbringen und die Systemleistung spürbar erhöhen, was besonders bei rechenintensiven Aufgaben wie KI-Anwendungen von Vorteil wäre.
Wie umgeht Huawei die US-Sanktionen?
Aufgrund von US-Exportkontrollen hat China keinen Zugriff auf modernste EUV-Lithografiesysteme des Herstellers ASML. Diese Maschinen gelten eigentlich als unverzichtbar, um Chips im Bereich von 5 Nanometern oder kleiner in Massenproduktion herzustellen.
Mit dem neuen Design-Ansatz versucht Huawei, diesen Nachteil auszugleichen. Experten vermuten, dass das Unternehmen alternative Methoden wie das Quadruple Patterning (SAQP) nutzt. Dabei werden Siliziumwafer mehrfach geätzt, um die Transistordichte auch mit älteren Maschinen zu erhöhen.
Mit dem neuen Design-Ansatz versucht Huawei, diesen Nachteil auszugleichen. Experten vermuten, dass das Unternehmen alternative Methoden wie das Quadruple Patterning (SAQP) nutzt. Dabei werden Siliziumwafer mehrfach geätzt, um die Transistordichte auch mit älteren Maschinen zu erhöhen.
Sind 1,4-nm-Chips bis 2031 realistisch?
Huawei hat das ehrgeizige Ziel ausgegeben, bis 2031 High-End-Chips zu entwickeln, deren Transistordichte einem 1,4-Nanometer-Prozess entspricht. Branchenführer TSMC plant den Start der regulären 1,4-nm-Massenproduktion für das Jahr 2028.
Ob Huawei diesen Meilenstein ohne modernste westliche Ausrüstung tatsächlich erreicht, bleibt abzuwarten. Es heißt, dass der neue Ansatz die Lücke zu TSMC schließen könnte, jedoch bezweifeln einige Branchenbeobachter, dass dies auf einem nicht-etablierten Pfad in großem Maßstab gelingt.
Ob Huawei diesen Meilenstein ohne modernste westliche Ausrüstung tatsächlich erreicht, bleibt abzuwarten. Es heißt, dass der neue Ansatz die Lücke zu TSMC schließen könnte, jedoch bezweifeln einige Branchenbeobachter, dass dies auf einem nicht-etablierten Pfad in großem Maßstab gelingt.
Endet nun das Moore'sche Gesetz?
Das Moore'sche Gesetz besagt, dass sich die Anzahl der Transistoren auf einem Chip etwa alle zwei Jahre verdoppelt. In den letzten Jahren hat sich dieser Rhythmus jedoch branchenweit verlangsamt, da die physische Verkleinerung an atomare Grenzen stößt und extrem teuer wird.
Huaweis Ansatz, intern auch "Her's Law" genannt, ist ein Versuch, eine neue Richtschnur zu etablieren. Anstatt stur auf geometrische Verkleinerung zu setzen, rückt die Effizienz der Datenströme in den Fokus. Es ist ein Signal, dass die Industrie alternative Wege zur Leistungssteigerung braucht.
Huaweis Ansatz, intern auch "Her's Law" genannt, ist ein Versuch, eine neue Richtschnur zu etablieren. Anstatt stur auf geometrische Verkleinerung zu setzen, rückt die Effizienz der Datenströme in den Fokus. Es ist ein Signal, dass die Industrie alternative Wege zur Leistungssteigerung braucht.
Gibt es unabhängige Leistungstests?
Bislang hat Huawei keine unabhängigen Leistungsdaten oder Benchmarks zu den neuen Chips veröffentlicht. Die Aussagen beruhen ausschließlich auf Präsentationen des Unternehmens, wie etwa auf dem IEEE-Symposium in Shanghai.
Bis die ersten Geräte mit den neuen Kirin-Chips im Herbst 2026 auf den Markt kommen und von unabhängigen Testern geprüft werden können, sollten die versprochenen Leistungssprünge mit einer gesunden Skepsis betrachtet werden.
Bis die ersten Geräte mit den neuen Kirin-Chips im Herbst 2026 auf den Markt kommen und von unabhängigen Testern geprüft werden können, sollten die versprochenen Leistungssprünge mit einer gesunden Skepsis betrachtet werden.
Zusammenfassung
- Huawei will trotz US-Sanktionen bis 2031 1,4-Nanometer-Chips entwickeln
- Neues Tau-Scaling-Law ersetzt klassische geometrische Skalierung
- He Tingbo präsentierte Huaweis neuen Ansatz auf Fachkonferenz
- LogicFolding-Architektur soll physische Schaltkreisgrenzen überwinden
- Erste Kirin-Chips mit neuem Design erscheinen im Herbst 2026
- Neue Chips für Smartphones und Künstliche-Intelligenz-Rechenzentren
- ASMLs EUV-Technik in China wegen Exportrestriktionen nicht verfügbar
- 381 Chips wurden bereits in sechs Jahren nach dem Prinzip gefertigt
Siehe auch:
Thema:
Neueste Downloads
Beliebt im Preisvergleich
- CPUs:
Neue Nachrichten
Beliebte Nachrichten
Videos
❤ WinFuture unterstützen
Sie wollen online einkaufen?
Dann nutzen Sie bitte einen der folgenden Links,
um WinFuture zu unterstützen:
Vielen Dank!
Amazon
Alle Kommentare zu dieser News anzeigen