TSMC arbeitet aggressiv an kleineren Chip-Designs

Der taiwanische Auftrags-Chiphersteller TSMC will die Migration zu kleineren Architekturen aggressiv vorantreiben. Bereits 2011 will man in die 22-Nanometer-Produktion einsteigen. Schon zwei Jahre später sollen die ersten Fertigungsanlagen für Schaltkreise mit einer Strukturbreite von 15 Nanometern ihr Arbeit aufnehmen. Da dafür sehr hohe Entwicklungskosten anfallen, setzt man auf den Einsatz größerer Wafer. Da diese eine höhere Ausbeute versprechen, könnte man die Kosten so im Rahmen halten.

Derzeit kommen in der High End-Produktion vor allem 300-Millimeter-Wafer zum Einsatz. Allerdings wird es immer schwieriger die durchschnittlichen Fertigungskosten pro Transistor zu reduzieren, so Jack Sun, Leiter der Forschungsabteilung bei TSMC.

Bereits bei der 32-Nanometer-Produktion wird man dabei an Grenzen stoßen, prognostizierte er. Deshalb wird man voraussichtlich schon bald erste Anlagen einsetzen, in denen 450-Millimeter-Wafer verarbeitet werden. Aus diesen lässt sich etwa die doppelte Zahl von Chips gewinnen, während die Kosten für die Verarbeitung nicht in gleichem Maße ansteigen.

Jack Sun betonte, dass das Moorsche Gesetz weiterhin Gültigkeit haben wird. Die Intel-Gründer Gordon Moore hatte prognostiziert, dass sich die Zahl der Transistoren und damit die Komplexität von Chips etwa alle zwei Jahre verdoppelt. Um Stromverbrauch und Kosten nicht steigen zu lassen, müssen die Hersteller auf kleinere Architekturen ausweichen.