Höher statt immer kleiner:
Forscher entwickeln Prozessor mit 41 Layern

Die immer weitergehende Miniaturisierung von Chip-Designs wird zunehmend schwieriger. Forscher versuchen daher nun andere Wege zu gehen. Sie verzeichnen mit dem Konzept einer deutlich höheren Stapelung von Chip-Layern Erfolge.

Physikalische Grenzen

Seit Jahrzehnten galt in der Elektronik ein scheinbar unumstößliches Prinzip: Je kleiner die Bauteile, desto leistungsfähiger die Geräte. Möglich machte dies Moore's Law, das der Intel-Mitbegründer Gordon Moore bereits 1965 formulierte. Demnach verdoppelt sich die Zahl der Transistoren auf einem Chip in regelmäßigen Abständen.

Doch zunehmend stoßen klassische Herstellungsverfahren an physikalische Grenzen. Transistoren sind so winzig geworden, dass Quantenphänomene ihre Funktion beeinträchtigen. Ein internationales Forschungsteam schlägt daher einen Richtungswechsel vor: Statt Chips weiter zu verkleinern, sollen diese künftig in die Höhe wachsen.


Unter der Leitung von Xiaohang Li von der King Abdullah University of Science and Technology (KAUST) ist es den Wissenschaftlern gelungen, einen Prozessor mit 41 übereinanderliegenden Schichten aus Halbleitern und Isolationsmaterialien zu entwickeln. Das ist etwa zehnmal mehr, als bisherige dreidimensionale Chip-Designs erreichten. Die Ergebnisse wurden im Fachjournal Nature Electronics veröffentlicht.

Schon kleinste Unebenheiten in einer Lage können hier allerdings zu Störungen führen und die gesamte Struktur beeinträchtigen. Um dieses Problem zu lösen, entwickelte das Team neue Fertigungsverfahren, bei denen sämtliche Schichten nahe Raumtemperatur aufgetragen werden. Das hat einen entscheidenden Vorteil: Viele flexible oder organische Materialien würden bei den üblichen Herstellungsprozessen, die häufig Temperaturen von über 400 Grad Celsius erreichen, beschädigt oder unbrauchbar. Die neue Methode macht daher Chips möglich, die sich auch auf biegsame Kunststoffuntergründe aufbringen lassen.

Serienfertigung möglich

Die Forscher fertigten 600 nahezu identische Exemplare des Chips an und zeigten so, dass eine Serienproduktion mit ihren Verfahren möglich ist. Außerdem konnten sie grundlegende Rechenoperationen mit deutlich geringerem Energiebedarf durchführen. Die Leistungsaufnahme liegt bei lediglich 0,47 Mikrowatt - im Vergleich zu rund 210 Mikrowatt bei vergleichbaren konventionellen Architekturen.

Mit dem Konzept ist man allerdings noch deutlich von Leistungsanforderungen entfernt, wie sie in Datenzentren, PCs oder Smartphones erwartet werden. Als erste Einsatzgebiete nennt das Team tragbare Gesundheitssensoren, intelligente Etiketten und flexible Displays.


Siehe auch: