Komplexe 3D-Chips: Längst werden nicht nur Flash-Layer gestapelt

Intel, Speicher, 3D XPoint, Optane Bildquelle: Intel
In der Chipherstellung greifen auch abseits der Flash-Speicher gestapelte Architekturen zunehmend um sich. Die immer komplexer werdenden Designs machen dies auch zunehmend notwendig, wenn man nicht immer weiter in die Fläche gehen will und kann. Eines der Vorzeigeprodukte ist dabei die Smartwatch von Apple, berichtet das Wall Street Journal.
Die so genannten 3D-NANDs, also Flash-Speicher, in denen viele Ebenen von Speicherchips aufeinander gestapelt und intern verbunden sind, kennt man inzwischen hinlänglich. Das Design ist die Grundlage für die in den letzten Jahren sehr schnell gestiegene Speicherdichte bei geringem Platzbedarf und niedrigem Stromverbrauch. Doch auch in anderen Bereichen wird zunehmend auf eine Anordnung von mehreren Dies übereinander gesetzt.

In dem zentralen Bauelement der Apple Watch sind derzeit erst zwei Ebenen aufeinandergeschichtet. Dies ist aber immerhin die Voraussetzung, um die rund 30 verschiedenen Chips überhaupt in die kompakte Uhr zu bekommen. Immerhin müssen hier Prozessor, Speicher, Funkmodule und vieles mehr in einem Package zusammengeführt werden. Das ist allerdings erheblich komplizierter als die Stapelung von relativ gleichförmigen Flash-Layern, bei denen bereits bis zu 96 Lagen erreicht werden.


Erst heute möglich

Neu ist die Idee eines räumlichen Chip-Designs nicht. Die Grundlagen dafür wurden schon in den 1960er Jahren gelegt. Allerdings gab es lange überhaupt keine Prozess-Technologien, mit denen die Produktion solcher Chips (wirtschaftlich) möglich gewesen wäre. Das hat sich erst in den vergangenen Jahren geändert. Und die Hersteller wagen sich gern an die komplexe Entwicklungsarbeit, da die Vorteile enorm sind. Nicht nur, dass sich so überhaupt erst die zahlreichen einzelnen Komponenten für extrem kompakte Systeme in einem Package unterbringen lassen.

Es sind auch direkte Verbindungen zwischen den Layern möglich, so dass keine langen Leitungen eine große Fläche überbrücken müssen. Werden die einzelnen Chip-Regionen geschickt angeordnet, kann eine extrem kurze Verbindung zwei wichtige und häufig direkt kommunizierende Segmente verbinden. Das reduziert den Energieverlust beim Datentransport, spart also Strom und senkt die Wärmeentwicklung.

Auch bei Nvidia wird inzwischen gestapelt. In den neuen Volta-Chips, die vor allem KI-Anwendungen beschleunigen sollen, packt man beispielsweise acht Speicher-Layer direkt über den GPU-Die. Auf diese Weise werden hier Durchsatzraten erreicht, die man aus den getrennten Designs von Prozessor und Speicher faktisch nicht hinbekommen hätte. Intel, Speicher, 3D XPoint, Optane Intel, Speicher, 3D XPoint, Optane Intel
Diese Nachricht empfehlen
Kommentieren1
Jetzt einen Kommentar schreiben


Alle Kommentare zu dieser News anzeigen
Kommentar abgeben Netiquette beachten!
Einloggen

Jetzt als Amazon Blitzangebot

Ab 12:10 Uhr Nice Price Edition: 10er 3D Blu-ray Filme Paket (10 Filme in 2D + 3D)Nice Price Edition: 10er 3D Blu-ray Filme Paket (10 Filme in 2D + 3D)
Original Amazon-Preis
31,97
Im Preisvergleich ab
26,76
Blitzangebot-Preis
14,97
Ersparnis zu Amazon 53% oder 17

Tipp einsenden