Schrumpfung geht weiter: TSMC plant neues Werk für 3-Nanometer-Chips

Der weltgrößte Vertragshersteller für Halbleiter Produkte TSMC plant in seiner Heimat Taiwan den Bau einer neuen Produktionsstätte, mit der man in der Lage sein will, künftig Prozessoren und andere Chips mit einer Strukturbreite von nur noch drei ... mehr... Prozessor, Chip, Wafer Bildquelle: cesweb.org Prozessor, Chip, Wafer Prozessor, Chip, Wafer cesweb.org

Diese Nachricht vollständig anzeigen.

Jetzt einen Kommentar schreiben
 
Aufgrund quantenmechanischer Vorgänge wird es mit weiterer Schrumpfung immer schwieriger Leiterbahnen zu bauen die sich nicht gegenseitig beeinflussen. Damit meine ich nicht den Bau an sich sondern das grundsätzliche Problem dass die Bahnen zu dicht aneinander liegen. 10nm sind schon kaum noch realisierbar... Na mal gespannt wo es in der Praxis aufhört.
 
@Antiheld: Wird nicht aufhören. Es wird weitergehen, nur nicht mit den heutigen Methoden und Materialien.
 
@JacksBauer: Es gibt physikalische Grenzen die fest stehen. Es geht weiter, sicher, aber in Sachen Miniaturisierung ist bald ENDE. Höchstens ganz neue Konzepte wie Quantencomputer oder so.
 
Ich möchte da an die Aussage von einem Intel-Manager erinnern: An einem 16nm-Prozess ist nichts da drinnen nur 16nm groß...

Das sind alles nur Marketingnamen ohne Bezug zur Wirklichkeit. Ich wäre stark dafür, dass da man jemand anfängt und die echten größen der Transistoren nimmt.
 
@Hans3: Natürlich hat es Bezug zur Wirklichkeit. Wenn ich mich nicht irre, gibt die Strukturbreite den Abstand zwischen Strompfaden an.
 
@bloodhound: Hier die Quelle, ich war vorher zu Faul es zu suchen:

http://www.golem.de/news/fertigungstechnik-der-14-nanometer-schwindel-1502-112524.html

Zitat daraus:
Mit realen Längen oder Maßen wie der Gate-Länge auf Chipebene haben Bezeichnungen wie 14 Nanometer schon seit Jahren nichts mehr zu tun. So sagte Intels William Holt, Leiter der Halbleiterfertigung, zu Broadwell: "Da ist wirklich nichts dran, was 14 Nanometer groß ist." 14 Nanometer sind also nicht viel mehr als Marketing, wenn auch mit einem historischen Hintergrund.
>>Zitat Ende

Auch mit der Gefahr, mich weit aus dem Fenster zu lehnen, aber ich denke dass William Holt echt was von dieser Materie versteht.
 
@Hans3: Die Strukturbreite beschreibt den Prozess: Es ist die Größenangabe für die zuverlässig zu erzielenden Belichtungsbreite, also die Bearbeitungsgenauigkeit. Daraus resultieren die Leitergrößen, die jedoch deutlich variieren können. Deshalb ist der Rückschluß auf die tatsächlichen Leiter / Gattergrößen nur ungefähr möglich / korrekt.

Im Idealfall entstehen so z.B. 3nm breite Leitebahnen mit einem Anstand von 3 nm zueinander.
 
@Zumsl: Wie oben im Link zu sehen ist beim aktuellen 14nm Herstellungsprozess von Intel (und das ist anscheinend der kleinste Herstellungsprozess) die kleinste Transistor-Einheit 42nm. Zu den Leiterbahnen selber wird nichts erwähnt, aber hätte noch nie gehört, dass es bei der genannten Größe um Leiterbahnen geht.
 
@Hans3: Tut es ja auch nicht. Es beschreibt, in welcher Größenordnung belichtet werden kann.
 
@Zumsl: Das klingt am logischsten. Durch die verwendete Wellenlänge des Lichts ist es möglich 14nm kleine Strukturen herzustellen, zB einen Leiterzug der nur 14nm breit ist. ABER das heist natürlich nicht das man das in der Realität auch ausnutzt. Bedeutet das der kleinste Transistor in seiner größten Ausdehnung durchaus zB 20nm groß sein kann. Das bedeutet natürlich zwangsläufig auch mehr Chipfläche aber eben auch höhere Zuverlässigkeit, Ausbeute und weniger Leckströme zwischen den Transistoren. die 7 bzw 3nm bedeutet offensichtlich nur die theoretische Möglichkeit Strukturen herzustellen die 7 bzw 3nm groß sind. Es könnte sogar möglich sein zwei 3nm Leiterzüge in 3nm Abstand nebeneinander zu legen, aber in der Praxis kommen dann Effekte zum vorschein die das Vorhaben unmöglich machen, zB das Elektronen einfach von einem Draht zum anderen "durchtunneln", quasi eine art Kurzschluß. Man ist aus diesem Grund also gezwungen einen Mindestabstand zwischen den zwei Drähten einzuhalten oder auch Transistoren in einer bestimmten Größe und mit einem bestimmten Abstand zueinander zu bauen um dem aus dem Weg zu gehen.

Was ich mir aber vorstellen kann ist, das man mit der Fähigkeit kleinere Strukturen zu belichten als man in der Realität wirklich braucht, die Qualität und Ausbeute der Chips deutlich erhöhen kann.

Auch wenn der vergleich eventuell hinkt: es ist so ähnlich wie wenn man ein 4K Video auf einem Full HD Display abspielt. Eine Qualitätsverbesserung ist eindeutig sichtbar obwohl das Display das eigentlich nicht darstellen kann.
 
@X2-3800: So in etwa isses ;)
Kommentar abgeben Netiquette beachten!
Einloggen

Intels Aktienkurs in Euro

Intel Aktienkurs -1 Jahr
Zeitraum: 1 Jahr