
Durch die Verkleinerung der Architektur kann nun abzüglich der naturgemäß erst einmal steigenden Fehlerquote gegenüber der vorherigen Generation, die mit 20-Nanometer-Prozessen gefertigt wurden, ein um 30 Prozent gesteigerter Ausstoß erreicht werden. Angesichts des weiterhin steigenden Bedarfs an Flash-Komponenten ist dies ein wichtiger Schritt, um die Nachfrage weiterhin befriedigen zu können. Nachdem die Massenproduktion inzwischen aufgenommen wurde, wird nach und nach wohl weniger Ausschuss anfallen, so dass hier mit weiter steigenden Werten zu rechnen ist.
Die Größe der Speicherchips konnte durch den Wechsel auf die kleinere Architektur außerdem um 20 Prozent reduziert werden. Ein Chip mit 64 Gigabyte Kapazität kommt nun inklusive des Packagings auf 11,5 x 13 Millimeter. Dabei wird beim Schreiben eine Geschwindigkeit von 50 Megabyte bei 2.000 IO-Operationen pro Sekunde erreicht. Das Lesen von Daten erfolgt mit bis zu 260 Megabyte und 5.000 IO-Operationen pro Sekunde, so der Hersteller.
2012-11-15T15:08:00+01:00Christian Kahle
Alle Kommentare zu dieser News anzeigen